4

Partial Translation of Japanese Patent Application Laid-open No. Hei 3-53582

Next, a semiconductor laser shown in Fig. 3 is obtained in the following manner. First, a Zn-doped p-type InP layer 23 (where p = 1 × 10^{18} cm⁻³) having a thickness of 1 µm, an InGaAsP active layer 19 having a bandgap at an emission wavelength of 1.55 µm and having a thickness of 0.15 µm, and a Si-doped n-type InP layer 24 (where n = 1 × 10^{18} cm⁻³) having a thickness of 0.1 µm are individually epitaxially grown on an exposed (100) plane of a Zn-doped p-type InP substrate 21 by the MOVPE in a sequential manner.

Next, ${\rm SiO_2}$ stripe-shaped masks having a thickness of approximately 2,000 Å and a width of 2 µm are formed in the (011) direction at 300-µm intervals by techniques of CVD and photolithography. Thereafter, the n-type InP layer 24 having a thickness of 0.1 µm, the InGaAsP active layer 19, and the p-type InP layer 23 are etched by chemical etching so that the height of the mesa stripe is reduced to 1.5 µm.

Further, a Ti-doped high-resistance InP layer 15 having a thickness of 1.5 μ m, a Zn-doped p-type InP layer 14 (where p = 7 × 10¹⁷ cm⁻³) having a thickness of 0.4 μ m,

a Si-doped n-type InP layer 13 (where n = $4 \times 10^{18} \text{ cm}^{-3}$) thickness of 0.4 μm, and an having а high-resistance InP layer 12 having a thickness of 1.2 μm are selectively epitaxially grown in a recess portion of the mesa stripe by the MOVPE with the SiO2 stripe-shaped masks being kept unremoved. After the SiO2 stripe-shaped masks are removed with ammonium fluoride, a Si-doped n-type InP layer 18 (where n = 1×10^{18} cm⁻³) having a thickness of 2.5 μm is epitaxially grown by the MOVPE on the n-type InP layer 24 having a thickness of 0.1 µm and also on the Fe-doped high-resistance InP layer 12 so that the surface of the Si-doped n-type InP layer becomes flat. Then, a Si-doped n-type InGaAsP contact layer 22 (where $n = 1 \times 1$ $10^{19}~\text{cm}^{-3}$) having a thickness of 0.5 μm is epitaxially grown by the MOVPE.

Lastly, polishing is carried out until the entire thickness is reduced to approximately 120 µm. Electrodes 10 are formed by vacuum deposition on the p-type semiconductor side and on the n-type semiconductor substrate side. After the electrodes are annealed, the wafer is cleaved and separated into individual semiconductor lasers, and the entire processing is completed. In this manner, the semiconductor laser shown in Fig. 3 is fabricated.

In this regard, the embodiments shown in Figs. 2 and 3 encompass the case that the Fe-doped high-resistance InP layer 12 is in contact with a mesa portion of the p-type InP 16, 20, and 23, and the case that the Ti-doped high-resistance InP layer 15 is in contact with a mesa portion of the n-type InP layers 18 and 24.

FIG. 3

- 21 P-TYPE InP SUBSTRATE
- 22 N-TYPE InGaAsP CONTACT LAYER
- 23 P-TYPE InP LAYER
- 24 N-TYPE InP LAYER

◎ 公 開 特 許 公 報 (A) 平3-53582

lnt. Cl. 5

識別記号

广内整理番号

码公開 平成3年(1991)3月7日

H O1 S 3/18 7377-5F

審查請求 未請求 請求項の数 2 (全8頁)

60発明の名称

高抵抗半導体層埋め込み型半導体レーザ

②特 願 平1-189550

頭 平1(1989)7月21日 四出

村 仰発 跀 北村

隆宏 光 弘 東京都港区芝 5 丁目33番 1 号 日本電気株式会社内 東京都港区芝 5 丁目33番 1 号 日本電気株式会社内

明 @発 沯

東京都港区芝 5 丁目33番 1 号 日本電気株式会社内

顋 日本電気株式会社 创出 份代 理 人 弁理十 本庄 伸介

准

東京都港区芝5丁目7番1号

1. 発明の名称

- 高抵抗半等旅層理め込み型半導体レーザ

The State of the Section 1999

2. 特許請求の範囲

(1)半導体基板上に、一導電型の第1のクラッ ド層、活性層、前記第1のクラッド層とは反対導 電型の第2のクラッド層を少なくとも含む2重へ テロ構造半導体レーザであって、前記活性層を含 むストライア状のメサと、このメサの両側に設け られた電流ブロック層を有し、前記電流ブロック 層が少なくとも電子を捕獲する深い準位を有する 半絶縁性半導体層および正孔を捕獲する深い準位 を有する半絶縁性半導体層を含むことを特徴とす る高抵抗半導体層埋め込み型半導体レーザ。

(2)前記電流ブロック層の電子を捕獲する深い 準位を有する半絶縁性半導体層はn型半導体層と のみ接し、正孔を相覆する深い単位を有する半絶 緑性半導体層は中型半導体層とのみ接するように

形成されて成ることを特徴とする請求項1記載の 高抵抗半導体層埋め込み型半導体レーザ。

3 ・ 発明の詳細な説明

〈産業上の利用分野〉

- 水発明は高速変調可能な高抵抗半導体層埋め込 み型半導体レーザに関する。

(従来の技術)

高度情報化社会の構築に伴い、光通信システム の大容量化、通信ネットワークの高度化が進めら れている。光通信システムの大容量化に有力な1 つの手段として変調速度の高速化が挙げられる。 光源を超高速変調して高速化を図った光通信シス テムにおいては、高速応答に優れた半導体レーザ が要求される。

。半導体レーザの活性領域にのみ電流を有効に閉 じ込め、屈折平差により光も活性領域に有効に閉 じ込めるための埋め込み層として、近年、半導体 中の深い準位を利用した高抵抗半導体層を用いる 技術が注目され遊んに研究・開発されている。

高抵抗半導体層を埋め込み層に用いた半導体レーザでは、pーn接合電流ブロック層を活性領域への電流狭窄に用いていないので、寄生容量が小さく高速変調が可能となる。

高抵抗半導体層を埋め込み層に用いた半導体レーザの従来構造例は、第7図に示すように、半導体基板40上に形成された第1のクラッド層41と第2のクラッド層43で挟まれたストライで表がであるいは正孔を超近を有対にであるいは正孔を超がない。電流を有効に活性層に注入しようとするものである。図において、45はコンタクト層、46は電極を示す。

(発明が解決しようとする課題)

上述した従来の技術では、電流プロック層において電子あるいは正孔のいずれか一方のみを捕獲する半絶縁性半導体層 (SI) が使われているのでp/SI/n構造の部分でダブルインジェクションによるp層からのホール電流が流れ、活性領域以外を流れる瀕れ電流となり、しきい値電流の

捕獲する深い準位を有する半絶縁性半導体間は n型半導体階とのみ接し、正孔を捕獲する深い準位を有する半絶縁性半導体間は p型半導体層とのみ接するように形成される。

(作用)

第5図(a)は、p型半導体層、深い電子捕獲 準位を有する半絶線性半導体層、n型半導体層を 接触し、順方向バイアス電圧をかけたときのエネ ルギーバンド図である。また、第5図(b)は、 p型半導体層、深い正孔捕獲準位を有する半絶線 性半導体層、n型半導体層を接触し、順方向バイ アス電圧をかけたときのエネルギーバンド図である。

従来の高抵抗半等体層埋め込み型半導体レーザでは、p型クラッド層と高抵抗半等体層と n型クラッド層が直接つながっており、半導体レーザ駆動時には、順方向にバイアス電圧がかけられるので、第5図(a)ないしは(b)に示すエネルギーバンド図と等価になる。

このため、深い電子循環準位を有する半絶縁性

上昇、外部做分量子効率の低下、最大出力の低下 という半導体レーザの特性の劣化を招いていた。 このため、従来の技術では、高低抗半導体層を堪 流ブロック層に用いた高性能な半導体レーザを得 ることが困難であった。

本発明の目的は上記提来技術の欠点を改善し、 高速変調可能な高抵抗半導体層理め込み型半導体 レーザを提供することにある。

(課題を解決するための手段)

前述の課題を解決すると、半導体を が、一導電型の第1のクラッド層を が、一導電型の第1のクラッド層を が、一導電型の第1のクラッド層を が、一等電型の第2のが をかって、 がであって、 がであって、 がであって、 がであったと では、 がであったが ができたが でいまない でいない

半導体層の場合は、p型クラッド層と半絶縁性半 導体層の界面付近において電子と正孔が再結合し、 再結合電流が流れる。また、深い正孔指復単位を 有する半絶縁性半導体層の場合は、n型クラッド 層と半絶縁性半導体層の界面付近において電子と 正孔が再結合し、再結合電流が流れる。

一方、第6図(a)には上述本発明の構成にお ける電流プロック層のエネルギーバンド図が示さ れている。

n型クラッド限から注入される電子は、深い電子排獲準位を有する半絶縁性半導体層により捕獲され、p型クラッド層から注入される正孔は深い正孔捕獲単位を有する半絶縁性半導体層により捕獲されるため電子と正孔の再結合が卸制される。

また、第6図(b)には上記電流ブロック圏の エネルギーパンド図が示されている。

深い電子捕獲準位を有する半絶縁性半導体層が n型半導体層で囲まれているので、半絶縁性半導 体層の深い準位に捕獲された電子に正孔が再結合 することはない。また、深い正孔捕獲単位を有す

る半絶縁性半導体層はp型半導体で囲まれている ので、半絶緑性半導体層の深い準位に捕獲された 正孔に電子が再結合することはない。更に、深い 電子規模準位を有する半絶縁性半導体層と深い正 孔捕獲準位を有する半絶緑性半導体層の間に挿入 されたn型半導体層とp型半導体層は、広い面積 で接しているが、n型半導体層は、n型クラッド 層もしくはn型基板と半絶縁性半導体層を挟んで いるため電子がπ型半導体層に供給されることは なく、一方、p型半導体層はp型クラッド層また はp型キャップ間と半絶縁性半導体間を挟んでい るので正孔がP型半導体圏へ供給されることはな く、このp-n結合において電流が流れることは ない。

以上述べたように、本発明による高抵抗層型め 込み型半導体レーザにおいては、漏れ電流が殆ど なく活性層において注入電流が有効に光に変換さ れるため、低しきい質電流、高い外部微分量子効 本、高い光出力を期待することができる。

(実施例)

300μm間隔で形成する。その後、化学エッチ ングによりp壺 In GaAsPコンタクト磨 17、 p型InP層20、InGaAsP活性層19、 n型InP層18をメサストライプの高さが 3. 5 u m になるようにエッチングする。

さらに、SiOュストライナ状マスクを残した まま、メサストライアの凹部分に鉄(Fe)ドー ピング高抵抗InP層12を厚さ1.5μm、チ タン(T1)ドーピング高紙抗InP覆15を厚 さ2. OμmをMOVPEにより全体が平坦にな るように選択エピタギシャル成長する。SIOュ ストライプ状マスクを弗化アンモニウムにより除 ・去した後、全体の厚さが120μm程度になるま で研磨し、p型半導体側、およびn型半等体基板 間の電極10を真空蒸着法により形成し、アニー リングした後、個々の半導体レーザにへき開分離 し、全加工を終了し、第1図に示す半導体レーザ が出来上がる。

第2図~第4図には、上記した電流ブロックの 電子捕獲のための半絶縁性半導体層をn型半導体

次に本売明について図面を参照して説明する。 第1図は本発明の一実施例を示す断面図である。 本実施例においては、長波長系材料である媒化イ ンジウム(InP)系材料の例について説明する。

本構造の半導体レーザは次の工程を経て得られ る。まず、(100)面の出た硫黄(S)ドービ ングn型InP基板11上に有機金属気相成長法 (MOVPE)を用いて、シリコン(Si)ドー ピングn型InP層18[n=1×10'*cm-*] を厚さ1μm、発光波長1.55μmのバンドギ ャップを有するインジウム・ガリウム・ひ歌・燐 (In GaAsP) 活性層19を厚さ0.15 μm、亜鉛 (Z п) ドーピング p 型 I п P 刷 2 0 [p=1×10'°cm-3]を厚さ1.5μm、 Znドーピングp型InGaAsPコンタクト層 17 [p=1×10'*cm-*]を厚さ0.5μm、 それぞれ連続的にエピタキシャル成長する。

次に、CVD技術およびフォトリソグラフィー の手法により、く011>方向に厚み約2000 A、幅2μmのSIO。ストライプ状マスクを

屋とのみ接し、正孔掘獲のための半絶縁性半導体 履を p 型半導体層とのみ接するように構成された 実施例の断面図が示されている。

第2回に示す半導体レーザは次のようにして得 られる、即ち、(100)面の出たSドーピング n型InP拡板11上にMOVPEを用いて、 SIドーピング n型 I n P 槽 1 8 [n = 1 × 10 **c m - *] を厚さ1 μ m 、 発光波長1 、 55 umのパンドギャップを有するInGaAsP活 性間19を厚さ0、15μm、2nドーヒングp 型In P 間 2 0 [p = 1 × 1 0 ' c m - 3] を厚さ O. 1 Mm、それぞれ連続的にエピタキシャル成 提する.

次に、CVD技術およびフォトリソグラフィー の手法により、くり11>方向に厚み約2000 A、幅 2 μ m の S 1 O 2 ストライプ状マスクを 300μm間隔で形成する。その後、化学エッチ ングにより厚み0、1μmのp型1nP周20、 InGaAsP活性層19、n型InP層18を メサストライアの高さが1.5μmになるように

エッチングする。

さらに、S10。ストライプ状マスクを残した まま、メサストライプの凹部分にFeドーピング 高抵抗InP層12を厚さ1.5μm、Siドー ピングn型InP用13[n=4×10¹⁸cm⁻³] を厚さり、4μm、2mドーピングp型InP脛 14 [p=7×10¹⁷cm⁻³]を厚さ0.4μm、 Tiドーピング高抵抗InP層15を厚さ1.2 μ m M O V P E により選択エピタキシャル成長す る、SiO。ストライプ状マスクを非化アンモニ ウムにより除去した後、厚さ 0 . 1 μ m の p 型 1 n P 層 2 0 上、およびTiドーピング高抵抗 InP層15上に厚さ2.5μmの2nドーピン グp型InP周16[p=7×10!7cm-3]を 表面が平坦になるようにMOVPEによりエピタ キシャル成長し、続いて、Znドーピングp型 In GaAsPコンタクト雇17 [p=1× 10 'cm']を厚さり、5μmMOVPEによ りエピタキシャル成長する。

最後に全体の厚さが120μm程度になるまで

In GaAs P活性層 19、p型 In P層 23を メサストライプの高さが 1.5μmになるように エッチングする。

さらに、SIO。ストライプ状マスクを残した まま、メサストライプの凹部分にTiドーピング 高抵抗InP層15を厚さ1.5μm、Znドー ピングp型InP層14[p=7×10¹⁷cm⁻⁴] を厚さり、4μm、Siドーピングn型InP層 13 [n=4×101 cm-3]を厚さ0.4µm、 Feドーピング高低抗 In P層12を厚さ1.2 ип, МОVPEにより選択エピタキシャル成長 する。SIO。ストライプ状マスクを非化アンモ ニウムにより除去した後、厚さ 0 . 1 μ m の n 型 InP層24上、およびFeドーピング高抵抗 InP層12上に厚さ2.5μmのSiドーピン グn型InP関18[n=1×10!*cm-*]を 表面が平坦になるようにMOVPEによりエピタ キシャル成長し、続いて、Siドーピングα型 In GaAsPコンタクト暦22[n=1× 10 **cm-*] を厚さ0.5μm, MOVPEに

研密し、p型半導体側およびn型半導体基板側の電極10を真空蒸着法により形成し、アニーリングした後、個々の半導体レーザにへき開か離し、全加工を終了し、第2図に示す半導体レーザが出き上がる。

次に第3図に示す半導体レーザは次のように得られる。まず、(100)面の出た Z n ドーピング p型 I n P 層 23 [p = 1 × 10 1 c m - 3] を厚さ1 μ m、発光波長1.55 μ mのバンドギャップを有する I n G a A s P 活性層 19を厚さ0.15 μ m、S i ドーピング n型 I n P 層 24 [n = 1 × 10 1 c m - 3] を厚さ0.1 μ m、それぞれ速続的にエピタキシャル成長する。

次に、C V D 技術およびフォトリソグラフィーの手法により、 < C 1 1 > 方向に厚み約2000 A、幅2 μ m の S i O z ストライプ状マスクを300 μ m 間隔で形成する。その後、化学エッチングにより厚み0.1 μ m の n 型 I n P 限 2 4、

よりエピタキシャル成長する。

最後に全体の厚さが120μm程度になるまで 研路し、p型半導体間、およびn型半導体基板側 の電極10を真空蒸装法により形成し、アニーリ ングした後、個々の半導体レーザにへき個分離し、 全加工を終了し、第3回に示す半導体レーザが出 来上がる。

なお、第2図と第3図に示す実施例において、 ドモドーピング高紙抗InP層12とP型InP 16,20,23のメサの部分が接している場合 およびTiドーピング高紙抗InP層15とn型 inP層18,24のメサ部分が接している場合 も含まれる。

次に第4図に示す半導体レーザを得るための工程を説明する。まず、(100)面の出たSドーピングn型InP基板11上にMOVPEを用いて、Siドーピングn型InP層18[n=1×10"cm"]を厚さ1μm、発光波長1.55μmのバンドギャップを有するInGaAsP活性層19を厚さ0.15μm、2nドーピング

p型In P層 2 0 [p=1×10'°cm-']を厚さ1.5μm、2nドーピングp型InGaAsPコンタクト層17[p=1×10'°cm-']を厚さ0.5μm、それぞれ連続的にエピタキシャル収長する。

次に、C V D 技術およびフォトリソグラフィーの手法により < 0 1 1 > 方向に厚み約 2 0 0 0 Å、幅 2 μ m の S i O 2 ストライプ状マスクを 3 0 0 μ m 個際で形成する。その後、化学エッチングにより p 型 I n G a A s P コンタクト層 1 7 、 p 型 I n P 層 2 0 、 I n G a A s P 活性層 1 9 、 n 型 I n P 層 1 8 をメサストライプの高さが 3 ・ 5 μ m になるようにエッチングする。

さらに、SIO1ストライプ状マスクを残した まま、メサストライプの凹部分に鉄(Fe)ドー ピング高抵抗InP間12を厚さ1.5μm、 Siドーピングn型InP間13[n=4× 10¹⁸cm⁻³]を厚さ0.4μm、Znドーピン グp型InP間14[p=7×10¹⁷cm⁻³]を 厚さ0.4μm、チタン(Ti)ドーピング高低

5 p F で、数ギガビット毎秒(G b / s e c)クラスの光通信システム用光源として実用的に十分使用できる。

なお、上述の実施例においては、基板を半絶緑性半導体にしても実現可能であり、また、材料系をGaAs系にしても実現可能であり、DFB (Distributed Feed Back) にしても実現可能であり、活性領域を量子井戸構造にしても実現可能である。

(発明の効果)

以上詳細に説明したように、本発明は、電子および正孔を別々に半絶縁性半導体層の深い準位にトラップしているので低しきい値電流、高い外部微分量子効率、超高速変調特性を有する高抵抗半導体層型め込み型半導体レーザを実現できる効果がある。

更に、本発明では、深い電子トラップ準位を有する半絶縁性半導体層はn型半導体層で囲み、深い正孔トラップ準位を有する半絶縁性半導体層はp型半導体層で囲んでいるので湖れ電流を防ぎ、

抗1 n P 層 1 5 を厚さ1. 2 μ m を M O V P B だかより全体が平坦になるように選択エピタキシャル成長する。S i O 2 ストライプ状マスクを非化アンモニウムにより除去した後、全体の厚さが120μm程度になるまで研壊し、p 型半導体側、およびn型半導体基板側の電極10を真空蒸巻により形成し、アニーリングした後、個々の半導体レーザに入き開分離し、全加工を終了し、第4回に示す半導体レーザが出来上がる。

以上に説明した高抵抗半導体層地め込み型半導体レーザをInP系長波長半導体レーザに適用すれば、活性層以外を流れる無効電流が殆ど無く、p-n接合をプロック層に用いたVSB型(V-grooved Substrate Buried Heterostructure Lasers)やDCーPBH型(Qouble Channel Planar Buried Heterostructure Lasers)と同程度の10mA的後のしきい値電流、および30%的後の片面外部微分量子効率が得られる。

更に、厚さ2~3μmの高抵抗半導体層を電流 ブロック層に用いているゆえ、寄生容量は、4~

低しきい値電流、高い外部微分量子効率、超高速 変調特性を実現できる効果がある。


4. 図面の簡単な説明


第1 図は本発明による高抵抗半導体理め込み型 半導体レーザの一実施例の構造を示す断面図、第 2 図~第4 図は本発明による高抵抗半導体層埋め 込み型半導体レーザの他の実施例の構造を示す断 面図、飾り図(a)はn型半導体層、深い電子ト ラップ単位を有する半絶縁性半導体層、p型半導 体層が接し、これに順バイアスがかけられたとき のバンド構造を示す図、第5図(b)はn型半導 休恩、深い正孔トラップ準位を有する半絶縁性半 導体層、p型半導体層が接し、これに順バイアス がかけられたときのバンド構造を示す図、第6図 (a)はn型半導体層、深い電子トラップ準位を 有する半絶縁性半導体層、深い正孔トラップ準位 を有する半絶縁性半導体層、p型半導体層が接し たときのバンド構造を示す図、第6図(b)はn 型半導外周、深い電子トラップ準位を有する半絶

第1図


緑性半導体層、n型半導体層、p型半導体層、深い正孔トラップ単位を有する半絶緑性半導体層、p型半導体層が接したときのバンド構造を示す図、第7図は従来の高抵抗電流ブロック層を有する半


10…電極、11…n型InP基板、12… Feドーピング高低抗InP層、13…n型In P層、14…p型InP層、15…T1ドーピン グ高低抗InP、16…p型InP層、17…p 型InGaAsPコンタクト層、18…n型In P層、19…InGaAsP活性層、20…P型 InP層、21…p型InP基板、22…n型 InGaAsPコンタクト層、23…p型InP 個、24…n型InP層、40…半導体基板、41…第1のクラッド層、42…高低抗半導体層、43…第2のクラッド層、44…高低抗半導体層、45…コンタクト層、46…絶縁膜、47…電極、48…電極、







第2図












電子捕獲型 n型半導体 半絶縁性半導体 正孔描復型 半距豫性学導体 P型半導体 智利無領型 ng p型 正乳補模型 ng半導体 半種特性半導体 半導体 半導体 半種機性半導体 p型半導体



第6図(a)



第6図 (b)



第7図